上期话题
走线不走心，迟早会返工
（戳标题，即可查看上期文章回顾）
问答
为什么不考虑串扰的单个信号仿真波形也会有过冲和振铃？
过冲和振铃是现象，透过现象看本质，各位都抓住了，就是反射。
信号传输过程中遇到阻抗不连续的地方容易产生反射，反射信号叠加在工作电平的高电平或低电平而超过稳态电压时会产生过冲；如果阻抗不匹配的点不止一个，信号则来回反射形成振铃。要减小过冲和振铃就需要尽量减小反射，保证信号感受到的阻抗连续性，对于ddr的地址控制命令类信号而言有如下几点需要关注：选择合适的驱动能力、对于负载较重的场景注意选择合适的拓扑和端接电阻、对信号走线进行合理的阻抗控制。
（以下内容选自部分网友答题）
1.stub影响阻抗，越长，阻抗越小2.同一对过孔，在不同频率下，阻抗也不一样
3.仿真过孔的时候，要先搞清楚过孔的通信的速率 
@ 杆
评分：2分
相邻层走线太近了，才0.1，不满足3w或者3h原则，阻抗跟计算出来的不一样，阻抗不匹配 
@ 欧阳
评分：3分
一般单网络信号过冲和振铃的原因是线路阻抗不一致，信号来回反射衰减。本案例中ddr3一拖二，t形结构，可能的原因是:1.t干路长度较短，t分支长度较长，接近星形。2.两个t分支臂长度不一致。3.端接电阻位置放置不正确，不能图方便放置在任一ddr颗粒旁，应当放在两颗粒中间的三岔路口处。
@  山水江南
评分：3分
信号在驱动端和远端负载之间多次反射，大多数芯片的输出阻抗都很低，如果输出阻抗小于pcb走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。当源端电阻大于等于传输线特性阻抗时，不会发生过冲及振铃现象；如果信号在驱动器和接收器之间来回多次反射，就会产生振铃现象，这增加了信号稳定所需要的时间，从而也影响了系统稳定的时序。一般做电路设计中，如果时钟信号链路比较长，会在时钟输出信号上串接一个小电阻，比如22欧姆或者33欧姆。串联电阻是为了减小反射波，这方法叫阻抗匹配，避免反射波叠加引起过冲。阻抗和端接在信号完整性问题中占据着非常重要地位。
@ 龍鳳呈祥
评分：3分
系统在工作的时候不会只单个信号运行，所以只要系统串扰没问题，不用单独考虑单个信号串扰
@  晴天
评分：1分
通过仿真反馈，客户最终还是把ddr3l的走线中心距调整至3w？？没看懂 
@  dongbo
评分：3分
过冲和振铃主要是由于反射造成的，而反射主要是由于阻抗不匹配或无端接造成的 
@  涌 
评分：3分
文中所提到的没有接端接，导致信号阻抗不匹配，产生反射，进而产生过冲和振铃 
@  cun
评分：3分
单根信号由于过孔等阻抗不连续导致的反射吧 
@  alan 
评分：3分

---